Firmware for synchronizing chip-scale atomic clock to GPS
Om publikasjonen
Rapportnummer
2015/00967
ISBN
9788246425733
Format
PDF-dokument
Størrelse
3.5 MB
Språk
Engelsk
Denne masteroppgaven er gjennomført som et avsluttende prosjekt i masterprogrammet
Embedded Electronic System Design ved Chalmers University of Technology, Gøteborg.
Arbeidet er gjennomført for Forsvarets forskningsinstitutt (FFI) som også har definert oppgaven.
Oppgaven har gått ut på å utvikle mikrokontrollerprogramvare for å kunne synkronisere Chip-
Scale Atomic Clock (CSAC) med GPS. Det overordnede målet med oppgaven er implementere og
teste et GPS-synkronisert og CSAC drevet klokkesystem, ment for integrering med FFIs
demonstratorsystem Networked Intelligent Underwater Sensors (NILUS) .
I 2011 lanserte Symmetricom verdens første kommersielle Chip-Scale Atomic Clock. Denne
hadde vesentlig forbedrede spesifikasjoner med tanke på vekt, ytelse og strømforbruk i forhold
andre tilgjen- gelige oscillatorer. I 2015 er CSAC fortsatt den ledende oscillatorvalget for mobile
applikasjoner med strenge krav for tidsnøyaktighet og presisjon. Ved å kombinere ytelsen og
funksjonaliteten i CSAC og GPS håper FFI å kunne drastisk forbedre tidssynkroniseringen i
NILUS, som vil kunne heve ytelsen i systemet og kunne åpne opp for nye bruksområder.
Oppgavens spesifikke mål er å utvikle og evaluere mikrokontrollerprogramvare for et nytt kretskort
i NILUS, «CSAC board», med fokus på å oppnå så god tidsnøyaktighet og presisjon som
komponentene gjør mulig.
Et design som inkluderer de nødvendige funksjonene er implementert og testet. Designet gjør det
mulig å synkronisere uavhengige NILUS-noder innenfor ± 200 ns, med en frekvensnøyaktighet
på 3.6 × 10−10. Asynkrone triggersignaler kan generere tidsstempler med en oppløsning på 100
ns. I løpet av arbeidet er det identifisert nye utfordringer og løsninger som er verdifulle for videre
utvikling og systemintegrasjon. Både programvare- og elektronikkdesiget har vist seg å være godt
egnet for oppgaven og er anbefalt som grunnlag for et endelig design.